인텔, 입체 설계 트라이게이트 트랜지스터 기술 발표
상태바
인텔, 입체 설계 트라이게이트 트랜지스터 기술 발표
  • [dataNet]
  • 승인 2006.06.14 00:00
  • 댓글 0
이 기사를 공유합니다

칩의 기본 구성요소로 여겨진 평면 트랜지스터에서 벗어나 입체형 3D 트랜지스터, 즉 트라이게이트 트랜지스터를 사용하는 방법을 개발했다고 인텔은 밝혔다. 트라이게이트 트랜지스터를 통해 에너지 효율성이 더욱 높아질 것이라고 인텔은 설명했다.

65나노미터 트랜지스터와 비교했을 때, 통합 트라이 게이트 트랜지스터는 45% 강화된 드라이브 전류(스위칭 스피드)을 제공한다. 50배 감소된 오프 전류(off-current)와 35% 감소된 트랜지스터 스위칭 전력을 구현하는 것.

인텔 컴포넌트 리서치(Component Research) 부문을 담당하는 마이크 메이베리(Mike Mayberry) 부사장은 "트랜지스터 성능을 구현을 위해 트라이-게이트 트랜지스터 구조, 하이-케이(high-k) 게이트 유전체, 스트레인드 실리콘(strained silicon) 기술 등 세 가지 주요 요소의 통합을 통해 향후 10년 동안에도 무어의 법칙 적용을 지속할 수 있다는 강력한 확신을 가지게 해줬다"라고 말했다. <오현식 기자>

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.