재사용 가능한 저가형 무선 인프라로 생산성 향상
표준 기반 아키텍처 지원 … 차세대 고성능 무선 서비스 제공
새로운 무선 프로토콜이 개발되면서 베이스밴드 알고리즘을 처리하는 데 필요한 처리 성능은 계속해서 높아지고 있다. <그림 1>에서 처럼 기존 디지털 신호 프로세서(DSP)는 베이스밴드를 처리할 만큼 속도가 충분치 않아 하드웨어 가속화를 통해 DSP2를 보완해야 한다. 일반적인 아키텍처는 여러 채널을 처리하는 베이스밴드 카드에 DSP 클러스터와 하드웨어 가속기 블록으로 구성될 수 있다.
오늘날 기지국은 대개 순차적 처리 방식을 사용하고 있으며, 모든 블록과 처리는 시간에 따라 정렬된다. 이러한 아키텍처의 형태는 대개 <그림 2>와 유사하다. CRP(Chip-Rate Processor)는 시간 분할 백플레인과 인터페이스하며 RF 카드로부터 ‘샘플(sample)’을 수신한다.
WCDMA 및 CDMA2000 같은 CDMA 관련 시스템의 경우, 샘플은 대개 병렬 메모리 인터페이스를 통해 칩에서 심볼(symbol)로 전환된 후 DSP로 전송된다. 그러면 DSP에서는 오류 보정 및 음성/데이터 채널 처리 같은 ‘심볼율 처리(Symbol-rate processing)’를 수행한다.
802.16x 및 와이맥스 같은 OFDM(Orthogonal Freque ncy Division Multiplexing) 시스템에서는 CRP가 OFDM PHY로 교체돼 DSP에 대해 심볼을 처리하기 전에 동기화 및 FFT를 수행한다. DSP가 CDMA 아키텍처와 유사한 작업을 수행하는 것이다.
이 아키텍처는 ASIC 및 DSP 처리 할당이 시스템 디자인 초기 시점에 고정돼 있는 탓에 확장성(Extension)이 그다지 높지 않으며 선택한 하드웨어와 밀접하게 결합돼 있다. 따라서 어떤 DSP와 CRP는 특정 기지국에서 활용률이 떨어질 수 있지만, 이러한 비효율성이 존재할 수 있는 이유는 런타임에 한 처리 블록에서 다른 처리 블록으로 리소스를 옮기기가 매우 어렵기 때문이다.
또한 피코, 마이크로 및 매크로 기지국(baseband)에 동일한 아키텍처를 사용하기도 쉽지 않은데, 이는 특정 애플리케이션에서 CRP 및 DSP에 대해 개발된 알고리즘을 확장하기가 어렵기 때문이다. 성능을 조금만 늘리려 해도 완전히 새로운 CRP 및 DSP 그룹을 추가해야 한다.
일부 아키텍처에서는 CRP 중 하나가 백플레인(RF 카드)과 인터페이스되고 나머지 CRP가 첫 번째 CRP(업링크 카드)와 통신을 수행한다. 이를 위해 백플레인 인터페이스 CRP에 대해 서로 다른 디자인이 필요한데, 부속 CRP에 대해 동일한 디자인을 복제하면 성능이 떨어지게 되며 그에 따라 CRP를 개발하는 투자 효과(ROI)가 낮아지게 된다.
CRP와 DSP 간의 메모리 인터페이스 역시 시스템 소프트웨어에 대해 문제로 작용할 수 있다. 표준 메모리 인터페이스는 양방향 특성으로 인해 이러한 인터커넥트(Interconnect) 를 100% 활용하기가 어려울 수 있다. 대개 베이스밴드 알고리즘은 양방향 인터페이스를 사용할 때 발생할 수 있는 비확률론적 지연(Non-deterministic delay)에 민감하다.
해결책으로 떠오르는 표준
최근 몇 년간, 업계는 시스템 및 네트워크 레벨의 모듈성을 활성화하는 다양한 표준 기반 노력을 지원하여 엔지니어링 노력과 확장 가능한 아키텍처를 경제적으로 재사용할 수 있도록 하고 있다.
이러한 추이의 대표적인 예가 OBSAI(Open Base Station Architecture Initiative)다. OBSAI에서는 기지국의 각 모듈 간 인터페이스를 표준화한 모듈식 기지국 아키텍처를 정의하고 있다.
OBSAI가 출범한 지 6개월이 지나자 경쟁 표준인 CPRI (Common Public Radio Interface)가 발표됐다. CPRI는 OBSAI보다 훨씬 간단하며 UMTS기지국을 표준 디지털 인터페이스를 통해 연결된 RF 및 제어 블록으로 분할하는 방식으로 기지국에 초점을 맞추고 있다.
네트워크 장비 제조업체 및 서비스 공급업체의 섀시 레벨(chassis level) 요구 사항을 해결하기 위해 PCI-MG(PCI Industrial Computer Manufacturers Group)에서는 ATCA(Advanced Telecom Computing Architec ture)라는 표준 섀시 폼 팩터(Chassis form factor)를 정의하고 있다.
무선 기지국 애플리케이션의 DSP 블레이드에는 데이터 전송 및 프로토콜 관리를 위해 매우 단순하고 빠른 속도의 상호 연결 성능이 요구된다. 이러한 계산 중심의 임베디드 애플리케이션에서는 시스템이 밀접하게 결합된 DSP 팜에서 신호 프로세서 간에 데이터를 신속하게 이동해야 한다. 따라서 개방형 표준으로 개발된 sRIO(serial RapidIO) 사양은 고성능 임베디드 시스템의 요구를 해결하도록 특별히 설계됐다.
sRIO 표준은 OBSAI, CPRI 및 ATCA 같은 표준이 섀시 및 시스템 레벨에 제공하는 모듈성 이점을 보드 레벨까지 확장함으로써 이러한 이점을 보완한다. 하지만 OBSAI나 CPRI는 모두 기지국 디자인에서 라인카드 인터페이스를 정의하지 않고 있다.
뿐만 아니라 sRIO는 DSP 클러스터에 대한 튜닝 지원이 뛰어나 장비 디자이너가 FPGA 또는 ASIC 기반 디자인에서는 손쉽게 모방할 수 없는 경제적인 방식으로 유연성(Flexibility)과 확장성(Extension)이 매우 뛰어난 아키텍처를 개발할 수 있도록 해 준다. 예를 들어 sRIO를 사용하는 기지국 디자이너는 매크로 셀 애플리케이션을 위한 DSP 중심의 시스템을 제작해 신기술의 신속한 배포를 통해 지원 범위를 넓힌 다음, 마이크로 또는 피코(Pico) 셀룰러 환경을 위한 축소된 솔루션에 원본 디자인의 상당 부분을 다시 사용해 가장 경제적인 방식으로 필요한 분포 및 집적도를 얻을 수 있다.
무엇보다 sRIO는 제어 및 데이터 트래픽을 통합하고, 프로세서의 단순하고 시간 소모적인 작업에 대한 부담을 덜어 주며, 데이터 트래픽을 우선 순위에 따라 구분함으로써 프로세서 간 통신을 단순화하는 이점이 있다.
다양한 이점
그렇다면 ‘어떻게 이러한 이점을 모두 조합해 기지국 개발에 활용할 수 있을까’ 또는 ‘완벽한 베이스밴드 카드 디자인을 얻기 위해 빠진 부분은 무엇일까’ 같은 질문이 떠오를 수 있다.
차세대 아키텍처를 살펴보기 전에 먼저 기지국의 알고리즘-프로토콜 분할(algorithm-protocol partitioning)에 대해 짚고 넘어가 보도록 하자.
<그림 3>은 CDMA 기반(UMTS, CDMA2000 등) 베이스밴드 트랜시버에 필요한 수학적 연산을 나타낸다. 이상적인 베이스밴드 카드에는 DSP 클러스터와 하드웨어 가속기 블록(또는 CRP)이 FPGA 또는 ASIC 형태로 들어 있다. <그림 3>에서는 DSP 및 CRP에 대한 알고리즘의 분할(Partitioning)을 보여 준다. 베이스밴드 카드의 처리 요구 사항에 따라 DSP와 CRP가 여러 개일 수 있으므로 이들 블록은 서로 연결해야 한다. OFDM 기반 알고리즘에 대해서도 이와 유사한 파티션 및 관찰 내용을 만들 수 있다.
또한 <그림 3>에는 sRIO와 CPRI/OBSAI 인터페이스가 굵은 선으로 표시돼 있다. sRIO는 <그림 4>에서처럼 베이스밴드 카드에서 여러 처리 블록을 연결하는 데 사용한다. 이러한 인터페이스는 알고리즘 분할(Partitioning)을 나타낸 <그림 3>에도 나와 있다. 인터페이스 옆에 있는 블록은 부호 확장, 샘플/심볼 패킷화, 합(summation) 이전의 다중 패킷 정렬(여러 CRP에서) 같은 인터페이스와 알고리즘 간의 데이터 포맷팅에 사용된다.
이러한 기능은 이 인터페이스에 인접해 있는 디바이스 중 하나가 수행해야 한다. 그렇다면 이러한 분할(Partitioning)을 처리하는 데 가장 적합한 아키텍처는 어떤 것일까?
<그림 4>에서는 차세대 베이스밴드 카드를 위한 최적에 가까운 아키텍처를 보여 준다. 패브릭(Fabric) 인터페이스 부품(FIC)은 CPRI/OBSAI를 sRIO로 변환하고 나머지 베이스밴드 카드 인터페이스는 sRIO지만, 일반적인 sRIO 스위치로는 요구되는 특수한 동작을 처리할 수 없다. 베이스밴드 카드에는 다음과 같은 두 가지의 개별적인 트래픽 흐름이 나타난다.
1. FIC와 CRP 간 : 확률론적(Deterministic) 고속 트래픽(Spread spectrum). 이 링크의 대기 시간은 기지국의 타이밍 요건을 지원하도록 확률론적 특성을 나타내야 함. 패킷은 업링크에서 여러 CRP에 대해 멀티캐스팅되어 다운링크에서 합쳐짐.
2. CRP와 DSP 간 : 훨씬 유연한 대기 시간, 보다 낮은(심볼) 트래픽, 제어 및 유지 관리용 패킷.
합산기(summer) 및 동기화 디바이스에서 일반적인 sRIO 스위치를 지원해 여러 CRP에서 패킷을 정렬하고 업링크에서 합산한 후 이를 다운링크에서 CRP로 멀티캐스팅해야 한다.
샘플 및 심볼의 크기는 디바이스와 알고리즘별로 다르다. 예를 들어 CPRI에서는 샘플 크기를 8~40비트 범위로 정해 놓고 있다. 프로세서는 일반적으로 8, 16 또는 32비트의 샘플 크기로 작동한다. 또한 알고리즘별로 특정한 순서(I-Q를 함께 또는 개별적으로, 일반적인 샘플로 함께 또는 개별적으로 오버샘플링 등)에 따라 샘플을 사용해야 하므로 이러한 데이터 포맷팅 작업은 CRP와 DSP에서 수행해야 한다. DSP 또는 CRP의 선택에 따라 시스템 디자이너는 수많은 동작의 조합을 인지해야 하며 프로세서는 이러한 동작을 위해 많은 MIPS를 소모해야 할 수 있다.
베이스밴드 카드의 크기는 시스템에 따라 크거나 작을 수 있다. 마이크로-TCA 폼 팩터(Factor)는 기지국의 모든 카드에 적합한 크기다. 이를 통해 디자이너는 전자 통신 장비 제조업체의 요구를 충족하는 호환 모듈을 폭 넓게 선택할 수 있다. 또한 이 아키텍처는 유연하고 확장 가능한 기지국 디자인을 지원한다.
1. 유연성 : CRP와 OFDM PHY를 교환하여 CDMA와 OFDM 기반 시스템 모두에 대해 동일한 디자인을 사용할 수 있다.
2. 확장성 : 피코 기지국에서 매크로 기지국에 이르기까지 동일한 디자인을 적용하도록 많은 CRP 및 DSP를 손쉽게 변경할 수 있다. 또한 아키텍처가 더 이상 알고리즘과 밀접하게 결합돼 있지 않으므로 운용 중에 한 디바이스에서 다른 디바이스로 트래픽과 처리 성능을 옮길 수도 있다.
모듈식 표준 기반 아키텍처가 답
3G 무선 네트워크의 개발은 갈림길에 놓여 있다. 가입자들은 저렴한 비용으로 보다 높은 수준의 서비스를 요구하고 있다. 그러나 트리플 플레이 서비스를 제공하는 데 필요한 대역폭과 성능 요구로 인해 기지국 디자인은 갈수록 정교하고 복잡해질 전망이다.
비용을 낮추면서 이러한 요구를 해결하는 열쇠는 모듈식 표준 기반 아키텍처를 채택하는 데 있다. 기지국 디자이너는 ATCA, OBSAI 및 CPRI 같은 떠오르는 업계 표준을 받아들이고 sRIO 인터페이스를 통해 DSP 기반 어레이(array)에 높은 디자인 유연성과 적응성을 활용함으로써 사용자가 기꺼이 수용할 만한 비용 구조로 차세대 고성능 무선 서비스를 제공할 수 있을 것이다.
베르탄 테즈칸(Bertan Tezcan)
IDT 시스템 기술 그룹 수석 시스템 디자이너
