텍트로닉스 로직 애널라이저에 설치된 FPGA뷰 소프트웨어 패키지는 알테라의 쿼터스II(Quartus II) 설계 소프트웨어 버전 5.1에 도입된 로직 애널라이저 인터페이스 기능에 의해 실행되며, 로직 애널라이저 인터페이스 기능으로 사용자가 구성할 수 있는 다중화장치를 통해 대량의 내부 신호를 소수의 출력 핀에 매핑할 수 있다. 로직 애널라이저를 JTAG 포트를 통해 FPGA에 연결하면, FPGA뷰는 실시간 디스플레이 및 디버그를 위해 출력 핀에 매핑할 내부 FPGA 신호를 제어할 수 있다.
텍트로닉스의 로직 애널라이저 제품 부문 부사장인 데이비드 베넷은 “반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물 형태의 집적 회로(IC)인 FPGA의 밀도와 복잡성이 점점 증가함에 따라 설계자는 더 간편하고 생산적인 장비의 내부 노드 디버깅 수단을 찾고 있다”며 “텍트로닉스 로직 애널라이저에 사용할 수 있는 이 새 디버그 솔루션으로 설계 팀은 알테라 FPGA 설계의 내부 작용을 볼 수 있을 뿐 아니라 이 신호를 보드의 다른 신호와 서로 연관시킬 수 있다”고 말했다. <오현식 기자>
저작권자 © 데이터넷 무단전재 및 재배포 금지