Ȩ > ´º½º > ´º½º > Åë½Å/³×Æ®¿öÅ©
  • Æ®À§ÅÍ
  • ÆäÀ̽ººÏ
  • ±¸Ç÷¯½º
  • ³×À̹ö¹êµå
  • īī¿À½ºÅ丮
     
SKT¡¤ÀÚÀϸµ½º, FPGA ±â¹Ý µ¥ÀÌÅͼ¾ÅÍ AI °¡¼Ó±â °³¹ß ¡®¸Â¼Õ¡¯
GPU ´ëºñ ÃÖ´ë 5¹è ÀÌ»ó ¼º´É ¹ßÈÖ¡¦GPU ¹æ½Ä °¡¼Ó ¼Ö·ç¼Ç ´ëºñ Àü·Â È¿À²¼º 16¹è ¶Ù¾î³ª
2018³â 08¿ù 16ÀÏ 14:09:24 °­¼®¿À ±âÀÚ kang@datanet.co.kr
   

SKÅÚ·¹ÄÞÀÇ µ¥ÀÌÅͼ¾ÅÍ¿¡ ÀΰøÁö´É(AI) °¡¼Ó±â·Î ÀÚÀϸµ½º FPGA¸¦ ¹èÄ¡Çß´Ù°í ¾ç»ç°¡ °øµ¿ ¹ßÇ¥Çß´Ù. SKÅÚ·¹ÄÞÀº AI ¼­ºñ½º ó¸® ¼Óµµ¸¦ ³ôÀÌ´Â ‘AI °¡¼Ó ¼Ö·ç¼Ç(AIX: AI Inference Accelerator)’À» °³¹ßÇØ AI ¼­ºñ½º ‘´©±¸’¿¡ Àû¿ë, ±¹³» ÃÖÃʷΠµ¥ÀÌÅͼ¾ÅÍ ±â¹Ý AI ¼­ºñ½º¿¡ ÇØ´ç ¼Ö·ç¼ÇÀ» »ó¿ëÈ­Çß´Ù.

ÀÚÀϸµ½ºÀÇ Å²ÅØ½º(Kintex) ¿ïÆ®¶ó½ºÄÉÀÏ(UltraScale) FPGA´Â ÇöÀç SKÅÚ·¹ÄÞÀÇ À½¼ºÀÎ½Ä Ç÷§ÆûÀÎ ´©±¸(NUGU)¸¦ °¡¼ÓÈ­Çϱâ À§ÇØ SKÅÚ·¹ÄÞÀÇ ÀÚµ¿ À½¼º ÀνÄ(ASR: Automatic Speech Recognition) ¾ÖÇø®ÄÉÀ̼ÇÀ» ±¸µ¿Çϰí ÀÖ´Ù.

SKÅÚ·¹ÄÞÀº ASR ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ GPU ´ëºñ ÃÖ´ë 5¹è ÀÌ»óÀÇ ¼º´ÉÀ» ´Þ¼ºÇßÀ¸¸ç, ƯÈ÷ 16¹è Çâ»óµÈ ¿ÍÆ®´ç ¼º´ÉÀ» ´Þ¼ºÇß´Ù. ÀÌ´Â Çѱ¹¿¡¼­ ´ë±Ô¸ð µ¥ÀÌÅͼ¾Å͸¦ À§ÇØ AI µµ¸ÞÀο¡¼­ FPGA °¡¼Ó±â¸¦ »ó¿ë äÅÃÇÑ ÃÖÃÊÀÇ »ç·Ê´Ù.

FPGA ±â¹Ý °¡¼Ó±â´Â ±âÁ¸ CPU Àü¿ë ¼­¹ö¿¡ È¿À²ÀûÀÎ ÀÚÀϸµ½º FPGA ¾ÖµåÀÎ(Add-In) Ä«µå¸¦ Ãß°¡ÇØ ASR ¾ÖÇø®ÄÉÀÌ¼Ç ¼­¹öÀÇ ÃѼÒÀ¯ºñ¿ë(TCO)À» ³·Ãç ÁØ´Ù. ASR ¼­¹ö´Â ºó ½½·Ô¿¡ ÀÚÀϸµ½º FPGA Ä«µå¸¦ »ç¿ëÇØ ½±°í °£´ÜÇÏ°Ô ¿©·¯ À½¼º ¼­ºñ½º ä³ÎÀ» °¡¼ÓÈ­ÇÑ´Ù. ÇϳªÀÇ FPGA Ä«µå´Â ´ÜÀÏ ¼­¹öÀÇ ¼º´Éº¸´Ù 5¹è ÀÌ»ó ¶Ù¾î³ª »ó´çÇÑ ºñ¿ë Àý°¨ È¿°ú¸¦ °¡´ÉÇÏ°Ô ÇÑ´Ù.

ÀÌó·³ SKÅÚ·¹ÄÞÀÌ °³¹ßÇÑ AI °¡¼Ó ¼Ö·ç¼ÇÀ» Ȱ¿ëÇÏ¸é º°µµ ¼­¹ö Áõ¼³ ¾øÀÌ AI Àüü ¼­ºñ½º ¿ë·®À» ±âÁ¸ ´ëºñ ¾à 5¹è ´Ã¸®´Â È¿°ú¸¦ ±â´ëÇÒ ¼ö ÀÖ´Ù. ¶ÇÇÑ GPU ¹æ½Ä °¡¼Ó ¼Ö·ç¼Ç ´ëºñ Àü·Â È¿À²¼ºÀÌ 16¹è ¶Ù¾î³ª µ¥ÀÌÅͼ¾ÅÍ ¿î¿ëºñ Àý°¨µµ °¡´ÉÇÏ´Ù.

SKÅÚ·¹ÄÞ À̰­¿ø ¼ÒÇÁÆ®¿þ¾î ±â¼ú¿øÀåÀº “Áö³­ ¸î ³â°£ ÀÌ »ê¾÷ÀÌ ¼ºÀåÇÏ°í ¹ßÀüÇÏ´Â °ÍÀ» ÁöÄѺÃÀ¸¸ç, AI °¡¼Ó±â¸¦ °³¹ßÇϴµ¥ ¾ÕÀå¼­°í ÀÖ´Ù´Â °Í¿¡ ÀںνÉÀ» ´À³¤´Ù”¸ç “ÀÚÀϸµ½º KCU1500 º¸µå¿Í SKÅÚ·¹ÄÞÀÇ ÀÚü ºñÆ®½ºÆ®¸² À̹ÌÁö¸¦ ±â¹ÝÀ¸·Î ÇÑ ¼Ö·ç¼ÇÀ» ¼³°èÇÔÀ¸·Î½á ºñ¿ë È¿À²ÀûÀÎ °í¼º´É ¾ÖÇø®ÄÉÀ̼ÇÀ» °³¹ßÇß´Ù”°í ¸»Çß´Ù.

ÀÚÀϸµ½º FPGAÀÇ ÀûÀÀÇü Ư¼ºÀº ±Þ¼Óµµ·Î ÁøÈ­ÇÏ´Â AI ¹× µö ·¯´× ºÐ¾ß¿¡ ¸ÂÃãÇü Çϵå¿þ¾î °¡¼Ó±â¸¦ ½Å¼ÓÇÏ°Ô ¹èÄ¡ÇÒ ¼ö ÀÖµµ·Ï ÇÑ´Ù. ¶ÇÇÑ FPGA´Â CPU ¹× GPU¿¡ ºñÇØ ³·Àº Àü·ÂÀ¸·Î ´õ ³ôÀº ¼º´É°ú ³·Àº ´ë±â ½Ã°£À» Á¦°øÇÑ´Ù. SKÅÚ·¹ÄÞÀº ÄÄÇ»ÆÃ °¡¼ÓÀ» À§ÇØ FPGA¸¦ ¹èÄ¡ÇÑ À¯¼öÀÇ »ó¿ë µ¥ÀÌÅͼ¾ÅÍ ±â¾÷¿¡ À̸§À» ¿Ã¸®°Ô µÆÀ¸¸ç, ÀÌ·¯ÇÑ ±â¾÷µéÀº ºü¸£°Ô Áõ°¡Çϰí ÀÖ´Ù.

ÀÚÀϸµ½º µ¥ÀÌÅͼ¾ÅÍ ¸¶ÄÉÆÃ ºÎ»çÀå ¸Å´Ï½Ã ¹ÂÅ»(Manish Muthal)Àº “Çѱ¹¿¡¼­ ÃÖÃÊ·Î SKÅÚ·¹ÄÞÀÇ AI µ¥ÀÌÅͼ¾ÅÍ¿¡ ÀÚÀϸµ½ºÀÇ FPGA¸¦ °ø±ÞÇÒ ¼ö ÀÖ´Â ±âȸ¸¦ °®°Ô µÅ ±â»Ú´Ù”¸ç “ÀÚÀϸµ½ºÀÇ Å²ÅØ½º ¿ïÆ®¶ó½ºÄÉÀÏ KCU1500 FPGA´Â ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ ÀÚÀϸµ½º°¡ °æÀï·ÂÀ» °®°í ÀÖÀ½À» º¸¿©ÁØ´Ù. ÀÚÀϸµ½º´Â µ¥ÀÌÅͼ¾ÅÍ °¡¼ÓÈ­¿¡ ±â¼ú ¿ª·®°ú Çõ½ÅÀ» ÁýÁßÇØ ³ª°¥ °Í”À̶ó°í ¸»Çß´Ù.

ÇÑÆí SKÅÚ·¹ÄÞÀÇ FPGA ±â¹Ý AI ¼Ö·ç¼ÇÀº ¿À´Â 10¿ù 1~2ÀÏ ¹Ì±¹ ½Ç¸®ÄÜ ¹ë¸®¿Í 10¿ù 16ÀÏ Áß±¹ º£ÀÌ¡¿¡¼­ °³ÃֵǴ ÀÚÀϸµ½º °³¹ßÀÚ Æ÷·³(XDF)¿¡¼­ ½Ã¿¬µÉ ¿¹Á¤ÀÌ´Ù.

°­¼®¿À ±âÀÚÀÇ ´Ù¸¥±â»ç º¸±â  
¨Ï µ¥ÀÌÅͳÝ(http://www.datanet.co.kr) ¹«´ÜÀüÀç ¹× Àç¹èÆ÷±ÝÁö | ÀúÀ۱ǹ®ÀÇ  

     

Àαâ±â»ç

 
°¡Àå ¸¹ÀÌ º» ±â»ç
Àλ硤µ¿Á¤¡¤ºÎÀ½
Àüü±â»çÀǰß(0)  
 
   * 200ÀÚ±îÁö ¾²½Ç ¼ö ÀÖ½À´Ï´Ù. (ÇöÀç 0 byte/ÃÖ´ë 400byte)
   * ¿å¼³µî ÀνŰø°Ý¼º ±ÛÀº »èÁ¦ ÇÕ´Ï´Ù. [¿î¿µ¿øÄ¢]
Àüü±â»çÀǰß(0)
»ç¸í: (ÁÖ)È­»ê¹Ìµð¾î | ÁÖ¼Ò: ¼­¿ï½Ã °­³²±¸ °­³²´ë·Î 124±æ 26 À¯¼ººôµù 2Ãþ | ÀüÈ­: 070-8282-6180 | ÆÑ½º: 02-3446-6170
µî·Ï¹øÈ£: ¼­¿ï¾Æ03408 | µî·Ï³â¿ùÀÏ: 2014³â 11¿ù 4ÀÏ | ¹ßÇà³â¿ùÀÏ: 2003³â 12¿ù 17ÀÏ | »ç¾÷ÀÚµî·Ï¹øÈ£: 211-88-24920
¹ßÇàÀÎ/ÆíÁýÀÎ: Á¤¿ë´Þ | Åë½ÅÆÇ¸Å¾÷½Å°í: ¼­¿ï°­³²-01549È£ | °³ÀÎÁ¤º¸°ü¸® ¹× û¼Ò³âº¸È£ Ã¥ÀÓÀÚ: ¹ÚÇϼ® | È£½ºÆÃ »ç¾÷ÀÚ: (ÁÖ)¾ÆÀ̳×ÀÓÁî
Copyright ¨Ï 2010 µ¥ÀÌÅͳÝ. All rights reserved. mail to webmaster@datanet.co.kr