유선·데이터센터 상호 연결 위해 차세대 이더넷 배치 가속화
자일링스코리아(대표 안흥식)는 업계를 선도하고 있는 버텍스 울트라스케일+(Virtex UltraScale+) FPGA에 56G PAM4 트랜시버 기술을 통합한다고 발표했다.
16나노 핀펫(FinFET)+ FPGA 패브릭에 구축되고 검증된 이 디바이스는 버텍스 제품 라인을 확장시켜 차세대 이더넷 배치를 제공하고, 기존 시스템을 차세대 백플레인, 광학 및 고성능 인터커넥트에 유연하게 마이그레이션 한다.
유선 통신, 데이터센터 및 무선 백홀 애플리케이션을 대상으로 하는 통합 디바이스를 사용하면 고객은 56G+ 라인 속도에서 데이터 전송의 물리적인 한계를 극복함으로써 기존의 인프라에서 대역폭을 두 배로 늘릴 수 있다.
자일링스의 SerDes 테크놀로지 그룹 부사장 켄 창(Ken Chang)은 “자일링스는 16나노 FPGA에 56G PAM4를 결합해 트랜시버 기술을 주도하고 있다”며 “이러한 새로운 디바이스는 검증된 FPGA를 기반으로 구축되며 곧 배치될 광학, ASIC 및 백플레인과 함께 다양하게 활용될 것”이라고 전했다.
이번 발표를 통해 자일링스는 2016년에 16나노 프로그래머블 디바이스에서 56G PAM4 트랜시버 기술을 처음 선보인 이후, 또 다른 기술적인 혁신을 주도하고 있음을 증명했다. 자일링스 웹사이트에서 56G PAM4 기술 데모를 확인할 수 있다.
저작권자 © 데이터넷 무단전재 및 재배포 금지
